대만 TSMC가 차세대 반도체 공정의 승부처로 꼽히는 후면 전력 공급 기술에서 한발 앞서 나갔다. 18일 업계에 따르면 TSMC는 업계 최초로 슈퍼 파워 레일(SPR) 후면 전력 방식을 적용한 옹스트롬급 공정 A16의 개발과 검증을 마쳤다.
옹스트롬은 나노미터의 10분의 1 단위다. A16은 1.6나노급 공정으로, 머리카락 굵기의 수만분의 1 수준까지 회로를 새기는 기술이다.
후면 전력 기술은 도로에 빗대면 이해가 쉽다. 기존 반도체 칩에서는 데이터가 오가는 신호 배선과 전기를 나르는 전력 배선이 모두 칩 앞면이라는 한 도로 위에 깔린다. 사람이 다니는 길과 화물차가 다니는 길이 겹쳐 있는 셈과 같다.
공정이 미세해질수록 도로는 좁아지는데 다녀야 할 배선은 늘어난다. 두 배선이 좁은 공간에서 뒤엉키며 정체가 생기고, 전기가 복잡한 길을 돌아가느라 저항이 커져 전압이 떨어지는 문제가 나타난다. 수도관이 길고 구불구불할수록 수압이 약해지는 것과 같은 원리다. 업계에서는 전압 강하(IR 드롭)라고 부른다.
후면 전력은 화물차 도로를 지하로 내리는 해법이다. 전력 배선을 통째로 칩 뒷면으로 옮기고, 앞면 도로는 신호 배선 전용으로 비워준다. 전기는 굵고 곧은 길로 안정적으로 공급되고, 신호는 넓어진 도로를 막힘없이 달린다.
문제는 공사 방식이었다. 전기를 뒷면에서 끌어오려면 통상 트랜지스터 배치와 셀 구조를 상당 부분 뜯어고쳐야 한다. 반도체 설계의 기본 부품 격인 셀 라이브러리와 그간 쌓은 설계 노하우를 일부 버려야 하는 부담이 뒤따랐다.
TSMC는 그 부담을 줄이는 길을 찾았다. 전용 접촉 구조를 통해 전력을 각 트랜지스터의 소스와 드레인에 직접 연결하면서도, 앞면의 게이트 구조와 셀 크기, 배치 면적을 거의 바꾸지 않았다.
기존 2나노 개량 공정(N2P)의 게이트 밀도와 설계 유연성을 그대로 유지한 것이 성과의 핵심으로 꼽힌다. 고객사 입장에서는 기존 설계 자산을 크게 고치지 않고 새 공정으로 옮겨 탈 수 있다는 뜻이다.
성능 개선 폭도 수치로 제시됐다. N2P 대비 같은 전력에서 속도를 8~10% 높이거나, 같은 속도에서 전력을 15~20% 줄인다. 칩 밀도는 8~10% 높아진다. 복잡한 신호 경로와 촘촘한 전력망이 필수인 AI·고성능컴퓨팅(HPC) 칩에 특히 맞는 조합으로 평가된다. A16 양산은 올해 4분기 시작될 예정이며, 외신에서는 엔비디아가 차세대 GPU에 A16을 채택할 것이라는 보도도 나와 있다.
후면 전력을 가장 먼저 상용화한 곳은 인텔이다. 다만 인텔의 파워비아는 시험 단계에서 핀 수 조정과 배선 간격 완화 등 기존 셀 구성을 바꾸고 셀 구조를 재설계하는 길을 걸었다. 삼성전자도 2나노 계열 공정에 후면 전력 도입을 추진 중인 것으로 알려졌는데, 인텔과 비슷한 방향이 될 가능성이 거론된다.
같은 기술이라도 접근이 갈리는 지점이 여기다. 셀을 새로 짜는 방식은 전력 효율을 끌어올리기 좋지만 고객사가 설계를 다시 해야 한다. 기존 구조를 유지하는 TSMC 방식은 고객의 이전 부담을 줄여, 설계 자산이 쌓인 대형 고객을 붙잡는 데 유리하다는 분석이 나온다.
업계 관계자는 “해당 성과는 AI 가속기처럼 전력과 성능을 동시에 확보해야 하는 제품에서 설계 부담을 줄이면서 효율을 높일 수 있는 기술”이라고 말했다. 그러면서 “옹스트롬급 시대에는 공정 기술과 설계 생태계 양면에서 기술 경쟁이 치열해지고 있다”고 덧붙였다.
한국 반도체에 던지는 과제도 같은 지점에 있다. 파운드리 경쟁이 회로 폭 숫자 싸움을 넘어 고객 설계 자산을 얼마나 편하게 받아주느냐의 싸움으로 옮겨가고 있어서다.
삼성전자로서는 후면 전력의 기술 완성도와 함께 설계 도구, 셀 라이브러리 등 생태계 정비 속도가 추격의 관건으로 꼽힌다. AI 칩 주문이 몰리는 지금이 격차를 좁힐 수 있는 시간대라는 지적도 나온다.